Изаберите језик:
rs rsl en
Информације и наука
Информације Наука
Настава
Опште информације Вежбе (2007-2017) Микрорачунари (стари статут) Увод у организацију и архитектуру рачунара 2 Архитектура рачунара Превођење програмских језика Веб програмирање
Важне локације
Универзитет у Београду Математички факултет Катедра за рачунарство и информатику Група за аутоматско резоновање (АРГО)
Бројач посета
47519
Бројач данашњих посета
33
Ваша интернет адреса
34.204.176.189
Време последње измене
3. 9. 2019. | 12:08:24
Тренутно време
22. 9. 2019. | 01:38:51
Месечни календар
Септембар 2019
ПоУтСрЧеПеСуНе
1
2345678
9101112131415
16171819202122
23242526272829
30
XHTML 1.0 Strict validation CSS 2.1 validation
Matf
Milan Bankovic
Универзитет у Београду
Математички факултет
Катедра за рачунарство
Милан Банковић
Доцент
milan@matf.bg.ac.rs







  • Двочас 1 (3. 10. 2018.): Упознавање са предметом. Булова алгебра. Логички изрази и логичке функције. Минимизација логичких израза. (1.zip)
  • Двочас 2 (10. 10. 2018.): Елементарна логичка кола (гејтови). Имплементација у NMOS и CMOS технологији. Комбинаторна кола. (2.zip)
  • Двочас 3 (17. 10. 2018.): Наставак са претходног часа.
  • Двочас 4 (24. 10. 2018.): Секвенцијална кола. Асинхрона и синхрона кола. Резе и флип-флопови. Регистри. Меморије. (3.zip)
  • Двочас 5 (6.11.2018.): Бројачи. Дизајн синхроних секвенцијалних кола (бројача, аутомата и трансдуктора). (5.zip)
  • Двочас 6 (7. 11. 2018.): Рачунари са фиксираним програмом. (6.zip)
  • Двочас 7 (14. 11. 2018.): Увод у језик за опис хардвера Verilog. (7.zip)
  • Двочас 8 (28. 11. 2018.): Моделовање понашања комбинаторних и секвенцијалних кола у језику Verilog. (8.zip)
  • Двочас 9 (5. 12. 2018.): Дизајн модела рачунара са фиксираним програмом у језику Verilog. Путања података. Дизајн контролне јединице. Рачунари са ускладиштеним програмом (фон-Нојманови рачунари). Принцип рада. (9.zip)
  • Двочас 10 (12. 12. 2018.): Магистрале. (10.zip)
  • Двочас 11 (18. 12. 2018.): Архитектура рачунара. RISC и CISC архитектуре. Врсте машинских инструкција. Начини адресирања операнада. Фазе извршавања машинских инструкција. Организација процесора. Интерни регистри процесора. Тврдоожичена и микропрограмска имплементација контролне јединице. (11.zip)
  • Двочас 12 (19. 12. 2018.): Пример дизајна и имплементације једне RISC архитектуре. (12.zip)
  • Двочас 13 (26. 12. 2018.): Меморијска хијерархија. Врсте меморија и њихове карактеристике. Кеш меморија. Улазно-излазни уређаји. (13.zip)


Термин усменог дела испита у септембарском року је петак 27.9. у 12 часова на Тргу.